Brusenim po nete a zahranicnych forach som narazil na zaujimave odkazy, kde sa snazia Amigisti, prerobit PC mechaniky na beznu Amiga Floppynu s roznymi HW pripravkami. Taktiez som zahliadol aj vlakno, kde sa par nadsencov pokusalo vykuchat Micronik HD mechaniku (Sony 920), skopirovat PLD cip GAL a urobit repliku tejto HD mechaniky. Neviem ci s uspechom.
To ma urcitym sposobom nakoplo oprasit moj starsi projek HD floppy mechaniky, ktory som sa dlho snazil rozbehnut na PC FDDckach Alps a Panasonic. Vzdy som sa dostal iba do urciteho stadia a aj po konzultaciach s technikmi, ktori sa snazili prerobit PCkovu mechaniku na plnohodnotnu Amiga HD ako je Chinon 357a, vzdy to zlyhalo. Tych pokusov bolo sporadicky niekolko, no vzdy ma delila iba pomyselna hranica, aby som doklepol projekt do konca. A tak sa aj stalo.
Po nadobnuti skusenosti a vedomosti som pokracoval tam, kde som skoncil. Projekt som nazval pracovne ARISE. Vzdy som vychadzal z archivu "PCFloppy2Amiga.lha" - pomerne dobre spracovana dokumentacia, ako pre laika, tak aj pre skusenejsieho technika. Na pocudovanie, ked som sa zahlbil do problematiky, zistil som, ze zapojenie, lepsie povedane schema HD floppy, je spatne navrhnuta. Povedal by som nepouzitelna na korektny chod realnej HD mechaniky. Pri pocitacovej simulacii programom HADES som zistil, ze v generatore HD ready signalu dochadza k "Hazardu" - Hazard znamena v technickej reci neziaduci jav pri preklapani hradiel.
Ako je zname, kazdy obvod pracuje s logickou 1 a 0. Pri preklapani z 1 na 0, alebo opacne, je kratky casovy interval, ked sa hradlo dostava do medzistavu. Priklad NAND hradlo so vstupom A B a vystupom Y sa chova asi takto:
povodny stav:
A - 1
B - 0
Y - 1
sa rychlym preklopenim vstupov zmeni na:
A - 0
B - 1
Y - 1
Za normalnych okolnosti by sa nic nedialo, ale pri case ked dochadza k preklopeniu tychto stavov z A 1 na 0 a B 0 na B 1, dochaza na vystupe Y kratkodobo k zmene z 1 na 0 - a to prave tym medzistavom. Cas ktory trva pri preklopeni je stotina sekundy, ale postacuje na to, aby bol zachyteny Amiga HW. Hazardom, ako takym, sa zaobera aj pan Ing. Matoušek David v knizke "Cislicova technika". Vsetky potrebne informacie ako sa s hazardom vysporiadat su dobre rozpisane a vysvetlene prave v tejto prirucke. Pri prestudovani tejto problematiky som dosiel k urcitemu zaveru - je lepsie a jednoduchsie navrhnut obvod od zakladu novy ako riesit HAZARD roznymi filtrami, ci uz RC alebo synchronizovat internym casovanim. Takze celu dokumentaciu "PCFloppy2Amiga.lha" som hodil do smetiaka a zacal som riesit moj vlasny navrh ARISE. Nie je nic lepsie ako pocitacova simulacia a tak som zasadol k SW Java HADES. Tu som bol niekolko dni zahlbeny a navrhoval som vlasny interface pre Amiga HD mechaniku. Po niekolkych dnoch sa dostavil vysledok. Vytvoril som upne nove HW riesenie - plne synchronne zapojene kaskadovym prepojenim D-Flip Flop obvodmi. Bolo potrebne zosynchronizovat dalsie signaly ako Motor ON a HD switch, co bol dalsi oriesok. Cely navrh bol nakoniec zostaveny cca za 5 dni. Po pocitacovej simulacii bolo potrebne vyrobit na vyvojovej doske prototyp ARISE. Ten som zostrojil asi za pol dna, zo vsetkymi nalezitostami, vratane upravy PC mechaniky Panasonic, ktora sa pouzivala neskor v A1200ch.
Simulacia DD rezimu podla dokumentacie "PCFloppy2Amiga.lha"
Simulacia HD rezimu podla dokumentacie "PCFloppy2Amiga.lha", po slovensky povedane "Cele zle!"
Develope doska ARISE, korektne riesenie
Splet kablov
Generovanie HD ready cez ARISE
Po tych dlhych hodinach prace na navrhu som netrpezlivo ocakaval, aky vysledok to prinesie. A cuduj sa svete, develope doska ARISE mi vycarila usmev na tvari! Po tych vsetkych utrapach som tam, kde som chcel byt. Mal som v rukach prerobenu Panasonic FDDcku, ktora realne bezi v HD mode pod Amigou. Najskor som skusal formatovanie na 1,7 MB, potom kopirovanie, optimalizovanie dat na diskete a nakoniec skuska PC 1.44 MB. Vsetko funkuje nad ocakavanie. V ARISE projekte je navrhnuta cast, ktora podporuje aj NDOS pri mechanikach, ktore pred tym nechodili. Cize kazda mechanika bude uz fungovat korektne. Po vsetkych skusakach som sa rozhodol ARISE prepisat a skompilovat do GAL16V8. Vsetko bolo potrebne rozobrat a previest do hradiel, vratanie D-FLIP FLOP, co bola dost tazka uloha. Prevod a optimalizacia mi trvala cca 7 hodin, nakolko PLD obvod GAL ma iba 2194 bit-ov. Po otimalizacii ARISE do GAL som dosiahol diagram o velkosti 18 NAND hradiel a jedneho AND. To je dost velky uspech pri tak zlozitom zariadeni. Na ukazku, na jednom nemenovam fore, sa jeden nadsenec pokusa vytvorit tiez nieco obdobne, ale bez HD rezimu iba v DD a musel upustit z PLD GAL16V8 a prejst na GAL22V10 co je obvod, ktory ma viac TERMov (logickych vystupov).
http://boboo.szm.com//Arise%20R1_develop_01.png
Programovanie PLD - GAL16V8 s prelozenym jadrom ARISE
Samotne jadro PLD pre GAL16V8 je naprogramovane v rezime AS, co znamena ze vsetky hradla pracuju v SIMPLY mode nezavisle na sebe. Po prelozeni kodu ARISE do GAL16V8 som obvod naprogramoval a mohol som moj projekt v zaverecnej faze odskusat. PLD obvody maju tu vyhodu, ze pri dobrom navrhu funguju tak, ze maju dane vstupy a vystupy bez inych podpornych obvodov (hradiel). Jednoducho povedene, GAL16V8 sa poprepaja iba vodicmi k danemu zariadeniu. Tak sa aj stalo, na mechaniku som priletoval vodice s GAL cipom a vsetko zacalo bezat ako ma! Vsetko uspesne zvladnute a tym padom nie je Chinon 357a jednina mechanika ktora bezproblemovo funguje v HD mode, odhliadnuc od Mikronic (Sony 920).
PLD uz v akcii - GAL16V8 to GO!
Tak toto ma najviac potesilo
Ak si to zhrnieme, tak ARISE podporuje:
- Plne funkny HD mod
- Plne funkny DD mod
- Plny NDOS
a umoznuje pripojenie akejkovek PC mechaniky aj v HD mode, pokial nevyzaduje Indexaciu disku, pricom otacanie disku je mozne delit 1/2, co splna cca 70% FDD
Na realizaciu tohoto projektu som pouzil nasledovne:
- dokumentacia Lattice GAL16V8
- prirucka "Cislicova technika" Ing. Matoušek David
- dokumentacia PCFloppy2Amiga.lha (iba v teoreticke rovine)
- dokumentacia Motorola TTL
- Software HADES (Navrh - Simulacia)
- Software Protel99 SE Trial (prekladac PLD)
- programator Wellon 280 - programovanie GAL16V8
Postupne zdokumentujem ako je mozene prerobit aj ine mechaniky z ARISE na plnohodnotny HD rezim.
To ma urcitym sposobom nakoplo oprasit moj starsi projek HD floppy mechaniky, ktory som sa dlho snazil rozbehnut na PC FDDckach Alps a Panasonic. Vzdy som sa dostal iba do urciteho stadia a aj po konzultaciach s technikmi, ktori sa snazili prerobit PCkovu mechaniku na plnohodnotnu Amiga HD ako je Chinon 357a, vzdy to zlyhalo. Tych pokusov bolo sporadicky niekolko, no vzdy ma delila iba pomyselna hranica, aby som doklepol projekt do konca. A tak sa aj stalo.
Po nadobnuti skusenosti a vedomosti som pokracoval tam, kde som skoncil. Projekt som nazval pracovne ARISE. Vzdy som vychadzal z archivu "PCFloppy2Amiga.lha" - pomerne dobre spracovana dokumentacia, ako pre laika, tak aj pre skusenejsieho technika. Na pocudovanie, ked som sa zahlbil do problematiky, zistil som, ze zapojenie, lepsie povedane schema HD floppy, je spatne navrhnuta. Povedal by som nepouzitelna na korektny chod realnej HD mechaniky. Pri pocitacovej simulacii programom HADES som zistil, ze v generatore HD ready signalu dochadza k "Hazardu" - Hazard znamena v technickej reci neziaduci jav pri preklapani hradiel.
Ako je zname, kazdy obvod pracuje s logickou 1 a 0. Pri preklapani z 1 na 0, alebo opacne, je kratky casovy interval, ked sa hradlo dostava do medzistavu. Priklad NAND hradlo so vstupom A B a vystupom Y sa chova asi takto:
povodny stav:
A - 1
B - 0
Y - 1
sa rychlym preklopenim vstupov zmeni na:
A - 0
B - 1
Y - 1
Za normalnych okolnosti by sa nic nedialo, ale pri case ked dochadza k preklopeniu tychto stavov z A 1 na 0 a B 0 na B 1, dochaza na vystupe Y kratkodobo k zmene z 1 na 0 - a to prave tym medzistavom. Cas ktory trva pri preklopeni je stotina sekundy, ale postacuje na to, aby bol zachyteny Amiga HW. Hazardom, ako takym, sa zaobera aj pan Ing. Matoušek David v knizke "Cislicova technika". Vsetky potrebne informacie ako sa s hazardom vysporiadat su dobre rozpisane a vysvetlene prave v tejto prirucke. Pri prestudovani tejto problematiky som dosiel k urcitemu zaveru - je lepsie a jednoduchsie navrhnut obvod od zakladu novy ako riesit HAZARD roznymi filtrami, ci uz RC alebo synchronizovat internym casovanim. Takze celu dokumentaciu "PCFloppy2Amiga.lha" som hodil do smetiaka a zacal som riesit moj vlasny navrh ARISE. Nie je nic lepsie ako pocitacova simulacia a tak som zasadol k SW Java HADES. Tu som bol niekolko dni zahlbeny a navrhoval som vlasny interface pre Amiga HD mechaniku. Po niekolkych dnoch sa dostavil vysledok. Vytvoril som upne nove HW riesenie - plne synchronne zapojene kaskadovym prepojenim D-Flip Flop obvodmi. Bolo potrebne zosynchronizovat dalsie signaly ako Motor ON a HD switch, co bol dalsi oriesok. Cely navrh bol nakoniec zostaveny cca za 5 dni. Po pocitacovej simulacii bolo potrebne vyrobit na vyvojovej doske prototyp ARISE. Ten som zostrojil asi za pol dna, zo vsetkymi nalezitostami, vratane upravy PC mechaniky Panasonic, ktora sa pouzivala neskor v A1200ch.
Simulacia DD rezimu podla dokumentacie "PCFloppy2Amiga.lha"
Simulacia HD rezimu podla dokumentacie "PCFloppy2Amiga.lha", po slovensky povedane "Cele zle!"
Develope doska ARISE, korektne riesenie
Splet kablov
Generovanie HD ready cez ARISE
Po tych dlhych hodinach prace na navrhu som netrpezlivo ocakaval, aky vysledok to prinesie. A cuduj sa svete, develope doska ARISE mi vycarila usmev na tvari! Po tych vsetkych utrapach som tam, kde som chcel byt. Mal som v rukach prerobenu Panasonic FDDcku, ktora realne bezi v HD mode pod Amigou. Najskor som skusal formatovanie na 1,7 MB, potom kopirovanie, optimalizovanie dat na diskete a nakoniec skuska PC 1.44 MB. Vsetko funkuje nad ocakavanie. V ARISE projekte je navrhnuta cast, ktora podporuje aj NDOS pri mechanikach, ktore pred tym nechodili. Cize kazda mechanika bude uz fungovat korektne. Po vsetkych skusakach som sa rozhodol ARISE prepisat a skompilovat do GAL16V8. Vsetko bolo potrebne rozobrat a previest do hradiel, vratanie D-FLIP FLOP, co bola dost tazka uloha. Prevod a optimalizacia mi trvala cca 7 hodin, nakolko PLD obvod GAL ma iba 2194 bit-ov. Po otimalizacii ARISE do GAL som dosiahol diagram o velkosti 18 NAND hradiel a jedneho AND. To je dost velky uspech pri tak zlozitom zariadeni. Na ukazku, na jednom nemenovam fore, sa jeden nadsenec pokusa vytvorit tiez nieco obdobne, ale bez HD rezimu iba v DD a musel upustit z PLD GAL16V8 a prejst na GAL22V10 co je obvod, ktory ma viac TERMov (logickych vystupov).
http://boboo.szm.com//Arise%20R1_develop_01.png
Programovanie PLD - GAL16V8 s prelozenym jadrom ARISE
Samotne jadro PLD pre GAL16V8 je naprogramovane v rezime AS, co znamena ze vsetky hradla pracuju v SIMPLY mode nezavisle na sebe. Po prelozeni kodu ARISE do GAL16V8 som obvod naprogramoval a mohol som moj projekt v zaverecnej faze odskusat. PLD obvody maju tu vyhodu, ze pri dobrom navrhu funguju tak, ze maju dane vstupy a vystupy bez inych podpornych obvodov (hradiel). Jednoducho povedene, GAL16V8 sa poprepaja iba vodicmi k danemu zariadeniu. Tak sa aj stalo, na mechaniku som priletoval vodice s GAL cipom a vsetko zacalo bezat ako ma! Vsetko uspesne zvladnute a tym padom nie je Chinon 357a jednina mechanika ktora bezproblemovo funguje v HD mode, odhliadnuc od Mikronic (Sony 920).
PLD uz v akcii - GAL16V8 to GO!
Tak toto ma najviac potesilo
Ak si to zhrnieme, tak ARISE podporuje:
- Plne funkny HD mod
- Plne funkny DD mod
- Plny NDOS
a umoznuje pripojenie akejkovek PC mechaniky aj v HD mode, pokial nevyzaduje Indexaciu disku, pricom otacanie disku je mozne delit 1/2, co splna cca 70% FDD
Na realizaciu tohoto projektu som pouzil nasledovne:
- dokumentacia Lattice GAL16V8
- prirucka "Cislicova technika" Ing. Matoušek David
- dokumentacia PCFloppy2Amiga.lha (iba v teoreticke rovine)
- dokumentacia Motorola TTL
- Software HADES (Navrh - Simulacia)
- Software Protel99 SE Trial (prekladac PLD)
- programator Wellon 280 - programovanie GAL16V8
Postupne zdokumentujem ako je mozene prerobit aj ine mechaniky z ARISE na plnohodnotny HD rezim.
Komentovat